Category Archives: IC Design

[跟風] 程式設計師, 你調試過最難的 BUG

看到一篇文章
簡體中文翻譯: 程序员,你调试过的最难的 Bug 是?
原文: What’s the hardest bug you’ve debugged?

看原文比翻譯好一點, 從原文大概只可能猜出, 改過 timer 之後, 可能影響到 interrupt 的速度.
但是從最後的描述猜也可能是動到 clock tree 去影響 timer 進而影響到其他的行為.
有碰到這種 BUG 的第一個一定先猜 timing , 純軟體的反而不會這樣想, 所以他覺得最難的 BUG
我們看起來就還好.

這個描述讓我也想寫一下, 我碰過最難的 BUG.
Read more »

[評] 晶片留後門程式危資安 威盛助中國打壓法輪功

這是壹週刊的標題.

【壹週刊】晶片留後門程式危資安 威盛助中國打壓法輪功

內容提到

宏達電(HTC)創辦人王雪紅兼任董事長的威盛電子,才剛淪為全額交割股,旋即又遭爆料,指6年前推出的一款手機晶片,近來在香港一起國際商業仲裁案中, 被指為配合中國監控法輪功,在晶片留有後門(Back Door)程式,若用在手機或筆電,即可對使用者進行監視、監聽及收集個資,嚴重侵犯個人隱私

我好奇了一下, 有什麼 IC Design House 的黑科技可以做到這樣的技術, 關於這篇文章提到的訊息太少, 所以又找了其他二篇文章.

Read more »

Linux tcp_timestamp

看到DK大寫 Juniper NAT 後跑 Plurk 很慢的問題, 想到某公司曾經發生的問題.
Read more »

10 Gigabit Media Independent Interface

XGMII : (Copy from Wikipedia)

two 32-bits datapaths (Rx & Tx)
two 4-bits control flows (Rxc & Txc)
operating at 156.25 MHz DDR (312.5 MT/s).

XAUI:

XAUI has the following characteristics:

  • Simple signal mapping to the XGMII
  • Independent transmit and receive data paths
  • Four lanes conveying the XGMII 32-bit data and control
  • Differential signaling with low voltage swing (1600 mV(p-p))
  • Self-timed interface allows jitter control to the PCS
  • Shared technology with other 10 Gbit/s interfaces
  • Shared functionality with other 10 Gbit/s Ethernet blocks
  • Utilization of 8b/10b encoding

Altera FPGA 簡體中文教學

Altera 簡體中文教學

我目前正在學習 Altera FPGA, 發現到這個簡體中文教學網站不錯, 講解的東西也很詳細, 線上版是從 webex streaming. 也可以離線閱讀. 離線閱讀時使用 Flash 格式, 但是非常方便, 就像是翻 PowerPoint 時, 有人替你講解.

Ubuntu 10.04 下看也沒有問題.

總之, 是非常好的入門學習文件